중국 패키징 시장동향

반도체 미세공정이 물리적 한계에 다다르고, 반도체를 사용하는 고객사들의 반도체 성능에 대한 요구조건이 점차 까다로워지면서, 반도체 제조과정 중 후공정 단계에 해당하는 패키징의 중요성이 날로 커지고 있다. 글로벌 패키징 시장에서 중국 기업이 차지하는 비중은 15% 정도에 불과하지만, 중국 주요 패키징 기업의 연구개발 및 생산 수준이 향상되고 있다. 특히, 첨단 패키징 기술이 전세계 시장에서 차지하는 비중이 늘어나면서 기술확보를 위한 기업별 연구개발도 한창이다.

첨단 패키징, 수율 제고와 생산비 절감을 위한 필수 공정

3나노 수준의 반도체 첨단 미세화 경쟁이 치열해지는 한편, 미세공정을 위한 물리적 기술력이 한계에 다다르면서, 반도체 패키징을 통한 칩 성능 제고 노력이 잇따르고 있다. 반도체 칩과 외부기기를 기판을 통해 연결하고 외부충격으로부터 칩을 보호하는 전통적인 역할을 뛰어넘어, 새로운 재료와 신기술을 활용한 첨단 패키징 시장이 고성능 반도체 기능 구현을 위한 새로운 대안으로 떠오르는 중이다.

패키징은 반도체 칩 제조의 최종 과정으로, WLP(Wafer Level Package), SiP(System in a Package), TSV(Through Silicon Via) 등 첨단 패키징 기술이 칩 성능 제고를 위한 최신 기술로 활용되고 있다.

기존의 패키징이 웨이퍼를 칩 단위로 잘라낸 후 진행한 데 비해, WLP는 웨이퍼 가공 단계에서부터 진행함으로써 생산비 절감 효과를 거둘 수 있다. SiP는 시스템을 하나의 패키지로 구현하는 기술로, 면적을 줄이는 장점이 있다. TSV는 기존의 와이어 본딩을 대체하여 실리콘 웨이퍼에 구멍을 뚫어 전극을 형성함으로써, 고속 입출력 신호처리와 신호 채널수 확장을 용이하게 해주는 기술이다.

2019년 134억달러로 글로벌 패키징 시장에서 23.7%를 차지한 SiP 시장규모는 2025년에는 188억달러에 달할 것으로 예측된다. 글로벌 패키징 시장에서 전통 패키징과 첨단 패키징의 비중을 보면, 첨단 패키징 시장규모는 2015년 38%, 2019년 42%를 거쳐 연평균 6.6%의 증가세를 유지하며 2025년에는 50%에 달할 것으로 전망된다.

미국과 대만 기업이 장악하고 있는 글로벌 패키징 시장에서 중국 기업의 기술개발 노력이 한창이다. 반도체 제조의 전체 공정 가운데 중국이 경쟁력을 갖춘 분야는 후공정 단계인 패키징 분야인 것으로 평가된다. 전세계 첨단 패키징 시장에서 중국기업의 시장점유율은 2015년의 10.3% 수준에서 매년 소폭 증가하여, 2020년에는 14.8%에 달한 것으로 나타났다.

최근 중국내 패키징 기술 연구개발 동향

최근 5년간 중국내 대학에서 발표된 석사학위 이상의 주요 논문은 다음과 같다.

- 반도체 패키징 기업의 생산공정 품질관리를 위해 MES(Manufacturing Execution System) 활용 방안에 대한 연구 (중국과학원대학 석사논문, 2017년)

- 반도체 공정의 난제인 생산능력의 균형을 맞추는 문제 해결을 위해 재고 조절에 많은 노력을 기울이고 있는데, 효율 제고 및 생산비 절감 방안으로 생산계획 모델을 수립하고 프로세스를 최적화하는 방법을 소개 (소주대학 석사논문, 2017년)

- 반도체 조립 및 테스트 작업 프로세스. 기준, 국내외 패키징 프로세스 최적화 이론 및 원칙, 프로세스 최적화의 가치를 평가하고, 실현하는 방법을 연구 (상해교통대학 석사논문, 2017년)

중국 반도체 패키징 기업의 경쟁력 향상을 위해 정보화, SECS/GEM (SEMI Equipment Communications Standard / Generic Model for Communications) 표준에 기반한 RMS (Recipe Management System) 시스템 설계내용 소개, 실현 가능한 OEE (Overall Equipment Effectiveness)종합 개선계획을 제공 (동남대학 석사논문, 2018년)

반도체 칩 패키징 및 테스트를 위한 생산라인 대기열 모델과 가변성 이론에 기반한 처리 및 흐름의 변동성 요인을 고려, 불량품 비율을 정량화하고 생산 비율, 생산 주기 등을 지표로 활용하여, 생산라인의 성능과 장점을 예측하는 모델 연구 (전자과기대학 석사논문, 2020년)

반도체 칩 패키징 공장의 관리 과정에서 발견되는 문제점들을 종합 품질관리 방법론에 의거하여, 장비 관리의 결함 및 심층 원인을 분석. 불충분한 프로세스 및 정보의 시스템화, 직원의 품질에 대한 인식 부족, 자재 공급업체 관리상의 취약성 등 문제 해결을 위한 개선방안과 장비 최적화 방안을 연구 (화중과기대학 석사논문, 2020년)

중국 패키징 기업의 대표주자 JCET

1998년에 설립된 제이는 2003년 상하이증시에 상장했다. 2021년 영업이익은 전년대비 16.9% 증가한 309.53억위앤을 기록하며, 전세계 패키징 시장에서 3위를 차지했다. 2016년 19.15억위앤을 기록했던 동사의 영업이익은 연평균 8.4%의 증가율을 보이며 2020년에 24.46억위앤까지 증가했다. 2019년까지 증가율이 하락세를 보이다가 플러스로 전환하여 영업이익이 늘고 있다. 특히, 순이익 측면에서 2018년 적자를 기록했으나, 2019년부터 높은 증가율을 보이며 회복세를 유지하고 있는 점에 비추어 볼 때, 중국 자체적으로 패키징 작업을 소화하려는 수요가 늘고 있음을 반영한다.

유통구조

칩 설계기업이 설계한 도면에 따라 제조된 웨이퍼 또는 칩이 패키징 업체를 통해 절단공정, 포장공정과 기판에의 결합이 완료되면, 휴대폰, IoT, 자동차 등 다양한 제품의 고객사에게 전달되어 설계된 용도에 맞는 기능을 발휘하게 된다.

관세율

시사점

반도체 산업 경쟁력 확보를 위한 기업간 경쟁이 치열해지는 가운데, 핵심인력 및 기술 유출 방지 노력이 더욱 절실한 상황이다. 기업내 다양한 원인과 기업간 스카우트 경쟁으로 인해 공들여 배출한 인재가 해외로 빠져나갈 경우, 기업 경쟁력은 물론, 국가 핵심기술 유출로까지 이어질 수 있기 때문에, 충분한 보상과 대우가 뒤따르는 환경이 필요하다는 것이 업계의 의견이다.

글로벌 반도체 대표기업인 인텔, TSMC 등이 우리 기업과 함께 패키징 기술표준 확보를 위한 협력체를 만든 바 있다. 고객사와의 기술 호환 등을 감안한 제품 개발이 비용 및 시간 절감에 결정적 역할을 하기 때문이다. 첨단산업 시장에서의 경쟁력 확보를 위한 기술표준 선점에 대중소기업간 상호 보완적인 협력도 필수적이다.

자료원 : Yole, 동관증권, 한국무역협회 통계, 한국수출입은행, KOTRA 하얼빈무역관 자체조사